TUGAS MIKROKOMPUTER | DIAZ SUKMA LAKSANA PUTRA | 3KB03 | 233114031

 

Bus Timing

Penting mempelajari Bus Timing ini, dimana bus timing ini berguna sebagai sebelum memilih memori atau bagian Input/Output untuk sebuah interface pada mikroprosesor 8086 atau 8088. Dimana pada bagian ini menyediakan kedalam sebuah operasi signal bus, pembacaan dan bahkan pada penulisan timing yang pokok dari mikroprosesor  8086 atau 8088

1.1 Operasi Bus yang Pokok

Tiga bus dari mikroprosesor 8086 atau 8088, fungsi alamat, data dan kontrol sebenarnya adalah sebuah cara yang sama dengan yang ada pada mikroprosesor lainnya. Jika data dituliskan pada memori, mikroprosesor akan mengeluarkan alamat memori pada bus alamat, mengeluarkan data untuk dituliskan ke dalam memori pada data bus tersebut, dan membuat tulisan (WR) ke memori dan IO/M=0 untuk 8086. Jika data dibaca dari memori. mikroprosesor akan menghasilkan sebuah alamat memori pada alamat bus, membuat sebuah bacaan signal memori (RD), dan menerima data melalui data bus.

1.2 Timing Secara Umum

Jika pada READY rendah pada waktu ini, T3 disini akan merupakan keadaan menunggu  atau Ts. T3 periode clocking ini disediakan berfungsi untuk memungkinkan waktu memori memasukkan data. Jika bus cycle berfungsi sebagai cycle bus pembacaan, bus data dicontohkan pada akhir T3•T4.

Dalam T4, seluruh signal bus di pasifkan untuk persiapan bus cycle selanjutnya dan pada waktu 8086 atau 8088 menyederhanakan data bus yang menghubungkan data yang dibaca dari memori atau 110. Sebagai tambahan, pada point ini, pengiriman sisi signal WR akan mengirimkan data ke memori atau 110, yang mengaktifkan dan melakukan penulisan ketika signal WR kembali ke level logic 1.

1.3 Read Timing

Sebuah Item yang paling terpenting dalam diagram timing pembacaan merupakan waktu yang di mungkinkan memori atau Input/Output untuk membaca data. Memori dipilih dengan waktu aksesnya, yang merupakan jumlah waktu yang digabung dimana mikroprosesor memungkinkan untuk memasukkan data untuk operasi pembacaan. Oleh karena itu, yang paling penting adalah b memori yang dapat dipilih dapat sesuai dengan batasan sistem. Akan tetapi, diagram timing tidak menyediakan waktu akses memori langsung.

Sebagai pengganti diperlukan gabungan beberapa waktu untuk sampai waktu akses. Sebuah faktor timing yang mungkin mempengaruhi operasi memori adalah sebuah lebar strobe RD. dalam diagram timing, sebuah lebar strobe pembacaan diberikan dengan TRLRH. Waktu untuk strobe ini adalah 325 ns (rata-rata clock 5 MHz), yang cukup lebar untuk hampir semua pada bagian memori yang dibuat dengan waktu akses 400 ns maupun kurang.

1.4 Write Timing

Mikroprosesor 8086 juga hampir sama dan tidak perlu ditunjukkan di SIlll  Perbedaan utama antara timing pembacaan dan penulisan sangatlah minim. Strobe RD diganti dengan strobe WR, data bus berisi sebuah informasi ke memori bukannya informasi dari memori, dan DT/R meninggalkan logika 1 bukannya logika 0 pada semua bus cycle.

Ketika terjadi interfacing beberapa bagian pada memori, timing mungkin kritis khususnya antara point dimana WR menjadi logika 1 dan ketika data di pindahkan dari data bus. Ini merupakan kasus karena, seperti yang akan di bahas, memori data dituliskan pada sisi (trailing) dari strobe WR. Menurut diagram timing, periode kritis ini adalah T WHDX atau 88ns jika 8088 dioperasikan dengan clock 5MHz. Waktu yang ada sering sangat kurang daripada ini, dan kenyataan sering 0ns untuk bagian memori. Lebar dari strobe WR adalah T WLWH atau 340ns pada rata-rata clock 5-MHz. Rata-rata ini, juga sesuai dengan hampir semua bagian memori yang mempunyai waktu akses dari400ns atau kurang.

2.     Keadaan Ready dan Wait 

Sebuah masukan READY menyebabkan waktu tunda untuk memperlambat komponen memori dan Input/Output.  Dimana sebuah waktu tunda adalah periode tambahan, dimana penambahan ini adalah sebuah penyisipan anatara T2 dan T3 akan memperpanjang siklusnya tersebut. seperti yang sebutkan pada sebelumnya, bahwa input READY dapat menyebabkan keadaan menunggu untuk memori yang lambat dan komponen I/O. Keadaan menunggu (Tw) adalah periode clocking ekstra yang disisipkan antara T2 dan T3 untuk penyebaran bus cycle.

Jika pernyataan menunggu disisipkan, maka waktu akses memori, secara normal 460ns dengan 5MHz clock, disebarkan dengan satu periode clocking ke 660ns. Dalam bagian ini, kita akan mendiskusikan sirkuit sinkronisasi READY yang ada didalam clock generator 8284A, menunjukkan bagaimana menyisipkan satu atau lebih pernyataan menunggu secara selektif kedalam bus cycle, dan menguji input READY dan waktu sinkronisasi yang diperlukan.

2.1  Input Ready

Input READY dicontohkan dalam bagian akhir T2 dan lagi, jika dapat diterapkan, dalam bagian tengah dari Tw. Jika READY adalah logika 0 pada bagian akhir T2, maka T3 akan ditunda dan TW disisipkan antara T2 dan T3. READY di contohkan kemudian pada bagian tengah Tw untuk menentukan apakah pernyataan berikutnya adalah Tw atau T3. Perlu diujikan untuk mendapatkan logika 0 pada transisi 1-0 dari clock pada bagian akhir T2 dan untuk 1 pada transisi 0-1 dari clock dalam bagian tengah Tw.

Input READY ke 8086/8088 mempunyai beberapa persyaratan timing yang suilit. Timing yang di perlukan untuk operasi ini dijumpai dengan sirkuit sinkronisasi READY internal dari generator clock 8284A. Jika 8284A digunakan untuk READY, input ROY (input ready ke 8284A) akan muncul pada bagian akhir dari setiap pernyataan T.

2.2 RDY dan 8284A

RDY merupakan sebuah input ready yang disinkronisasi pada clock generator 8284A. Input ASYNC akan memilih satu tahap sinkronsasi jika merupakan logika 1 dan memilih dua tahap jika logika o. Jika satu tahap diseleksi, maka signal RDY akan disimpan dari perolehan pin READY 8086 atau 8088 hingga sisi negatif selanjutnya dari clock. Jika dua tahap diseleksi, maka sisi positif pertama dari clock akan menangkap RDY dalam flip-flop pertama.

 Output dari flip-flop ini diberikan ke flip-flop kedua sehingga pada sisi negatif berikutnya dari clock, flip-flop kedua akan menangkap RDY. Disini serial 8-bit akan mengambil (74LSI64) logika 0 untuk satu atau lebih periode clock dari satu output Q-nya hingga ke RDYl, input dari 8284A. Dengan ketentuan yang semestinya, sirkuit ini dapat menyediakan beberapa jumlah pernyataan menunggu. Juga perhatikan bagaimana register penggati dikosongkan kembali ke point permulaannya.

Output dari register ditekan tinggi ketikapin RD, WR, dan !NTA semuanya adalah logika 1. Tiga signal tersebut adalah tinggi hingga pernyataan T2, sehingga register penggantiakan berganti untuk pertama kali ketika sisi positif dari T2 tiba. Jika satu wait diinginkan, maka ouput QB dihubungkan kegerbang OR. Jika dua wait diinginkan, maka  outputQc dihubungkan, dan seterusnya.

3. Mode Minimum dan Mode Maksimum

Ada 2 mode operasi untuk mikroprosesor 8086 atau 8088, yaitu mode minimum dan mode maksimum.

Operasi mode minimum diperoleh dengan menghubungkan pin pilihan mode MN/MX ke+5V, dan mode maksimum dipilih dengan menghubungkan ke dasar pin tersebut. Kedua mode tersebut mempunyai struktur kontrol yang berbeda untuk mikroprosesor 8086/8088. Mode operasi yang disediakan oleh mode minimum adalah sama dengan 8085A, mikroprosesor yang paling akhir adalah Intel 8-bit, dimana mode maksimum adalah baru dan unik serta direncanakan digunakan jika co-procesor muncul dalam sistem.

3.1Operasi Mode Minimum

Operasi mode minimum merupakan sebuah cara yang paling mudah untuk mengoperasikan mikroprosesor 8086 atau 8088.

3.2 Operasi Mode Maksimum

Operasi mode maksimum berbeda dengan mode minimum , dimana pada dalam hal beberapa signal kontrolnya yang dibuat secara ekstenal. Dimana didalamnya akan  memerlukan tambahan dari pengontrol bus eksternal pengontrol bus 8288. Tidak ada cukup pin pada 8086 atau 8088 untuk kontrol bus selama mode maksimum karena pin baru dan ciri baru telah diganti beberapa diantaranya. Mode maksimum digunakan hanya jika sistem berisi coprocesor eksternal seperti coprocesor aritmatika 8087 tersebut.

3.3 Pengontrol Bus 8288

Pada sistem 8086 atau 8088 yang dioperasikan dalam mode maksimum harus mempunyai sebuah pengontrol bus 8288 untuk menyediakan signal yang dihapus dari 8086 atau 8088 dengan operasi mode maksimum disini.

sumber:


http://elearning.gunadarma.ac.id/docmodul/peng.mikroprosesor/bab6-spesifikasi-hardware8086-8088.pdf

http://dokumen.tips/documents/mikroprosesor-8086.html

http://lang8088.blogspot.co.id/2011/03/spesifikasi-perangkat-keras-80868088.html

http//hery-h.staff.gunadarma.ac.id/Downloads/files/Materi-8086-8088-Specification.PDF

http://rohmattullah.student.telkomuniversity.ac.id/pengertian-dan-fungsi-catu-daya-secara-umum/

http://www.academia.edu/3818141/TEORI-MIKROPROSESOR-8088

http://arekelektroumg.blogspot.co.id/2013/05/pengertian-power-supply-catu-daya.html

http://ariqnikputra.blogspot.co.id/2016_10_01_archive.html